SiLabs ມີຈຸດປະສົງຢູ່ທີ່ 56Gbit / s comms ກັບ chip clock-low jitter

Si5391 ແມ່ນເຄື່ອງຜະລິດໂມງທີ່ມີ "ຄວາມຖີ່ໃດກໍ່ຕາມ" ທີ່ມີຜົນຜະລິດສູງເຖິງ 12 ແລະໂພຣດເຕີ RMS phase-100fs.

ສະບັບປັບລະດັບຄວາມຖືກຕ້ອງ ('P-grade') ໂດຍປົກກະຕິໄດ້ບັນລຸ 69fs RMS phase jitter ແລະສາມາດສ້າງຄວາມຖີ່ທີ່ຕ້ອງການໃນການອອກແບບ serdes 56Gbit / s. ບໍລິສັດໄດ້ອະທິບາຍວ່າມັນເປັນການຕອບສະຫນອງຄວາມຕ້ອງການຂອງໂມງ 56G PAM-4 ທີ່ມີຄວາມຕ້ອງການຂອງຄວາມຕ້ອງການ jitter ທີ່ມີຂອບໃບຂື້ນ.

Si5395 / 4/2 ແມ່ນ jitter attenuators ສໍາລັບການເຊື່ອມໂຍງອິນເຕີເນັດທີ່ສາມາດຜະລິດປະສົມປະສານຂອງຄວາມຖີ່ຂອງການຜະລິດຈາກຄວາມຖີ່ເຂົ້າໃດຫນຶ່ງໃນຂະນະທີ່ສົ່ງມອບ 90fs RMS phase jitter. ເມື່ອອີກເທື່ອຫນຶ່ງ, ອຸປະກອນ P-grade ສະຫນອງການ 69fs RMS phase jitter ປົກກະຕິ.

Si56x 'Ultra Series' VCXO ແລະ XO ຄອບຄົວແມ່ນສາມາດປັບຕົວກັບຄວາມຖີ່ໃດໆເຖິງ 3GHz, ສະຫນັບສະຫນູນສອງຄັ້ງຂອງຊ່ວງຄວາມຖີ່ຂອງການປະຕິບັດງານຂອງຜະລິດຕະພັນ Silicon Labs VCXO ກັບຄຶ່ງຫນຶ່ງຂອງ jitter.

ພວກເຂົາມາໃນຕົວເລືອກດຽວ, ຄູ່, ສີ່, ແລະ I2C-programmable ໃນ 5 x 7mm ແລະ 3.2 x 5mm ຮຸ່ນ. ການນໍາໃຊ້ການຫຸ້ມຫໍ່ແບບມາດຕະຖານຫມາຍຄວາມວ່າພວກເຂົາຈະລຸດລົງໃນບາງຊ່ອງທີ່ຖືກຄອບຄອງໂດຍ XO, VCXOs ແລະ VCSOs ກ່ອນຫນ້າ. jitter ໄລຍະປະເພດປົກກະຕິແມ່ນຕໍ່າກວ່າ 90F.

ຄອບຄົວ Si54x Ultra Series XO ແມ່ນສໍາລັບຄໍາຮ້ອງສະຫມັກທີ່ຕ້ອງການຄວາມຫມັ້ນຄົງທີ່ສຸດແລະຮັບປະກັນຄວາມຫມັ້ນຄົງໄລຍະຍາວ, ເຊັ່ນເຄືອຂ່າຍການຂົນສົ່ງທາງ optical (OTN), ອຸປະກອນບໍລະອົດແບນ, ສູນຂໍ້ມູນແລະລະບົບອຸດສາຫະກໍາ.

ພວກເຂົາແມ່ນຈຸດປະສົງສໍາລັບການສ້າງ 56Gbit / s PAM-4 (ສີ່ລະດັບການກໍານົດຄວາມເຂັ້ມຂົ້ນ) ເພື່ອເພີ່ມອັດຕາບິດຕໍ່ຊ່ອງທາງໃນຂະນະທີ່ຮັກສາຄວາມຄົງທີ່ຂອງແບນວິດ. jitter ໄລຍະປົກກະຕິແມ່ນຕໍ່າກວ່າ 80 fs.